（原标题：EUV，又一紧要结巴）

如若您但愿不错每每碰头，接待标星保藏哦~

开头：本体编译自IBM Research，谢谢。

在 NY CREATES 的奥尔巴尼纳米工夫轮廓大楼责任的一组盘考东说念主员证据了Low NA 和High NA EUV 图案的最新良率，这走漏了通往 2 纳米以下节点的蹊径。

在往时的几十年里，计较能力的爆炸式增长依赖于晶体管尺寸的不断松开。硅片上最小图案尺寸的松开在很猛进度上成绩于光刻工夫的跳跃。光刻工夫哄骗光、掩模行动考虑模板，并在晶圆上浇铸感光材料来界说图案。往时 40 年里，光刻开导的立异使咱们轻佻通过使用更短波长的光和加多机器光学元件的数值孔径 (NA) 来打印越来越小的图案。然则，仅靠这些机器的跳跃不及以在本质寰宇的开导中结束它们的最终离别率。

半导体行业还依赖于计较工夫、掩模、材料和工艺的立异，以及新颖的图案化决策。一言以蔽之，这些王人有助于提高晶圆上图案所需尺寸和衙役的良率（或可用芯片的数目）。

下一代光刻开导高数值孔径 EUV（高数值孔径极紫外）仍是问世，它将使半导体行业轻佻找到更多才气来松开晶体管的尺寸。但与往时几年的每一项新光刻工夫相同，要加快其参预坐褥，还需要克服紧要挑战。IBM 相配生态系统合作伙伴正在勇猛尽快将这项十年一遇的工夫付诸实践。

初次演示袭取高数值孔径 EUV 加工的 21nm 间距铜大马士革工艺。

往时十年，半导体行业一直依赖 ASML 的 EUV 光刻机，这种机器使用波长为 13.5nm 的激光来结束低至 13nm（26nm 间距）的高离别率图案化。2014 年，寰宇上第一批 EUV 机器之一装配在 NY CREATES 领有和运营的奥尔巴尼纳米工夫中心。IBM Research 是 NY CREATES 的主要合作伙伴，咱们与来自纽约州立大学 (SUNY)、东京电子 (TEL) 等多家公司的盘考东说念主员全部合作。

自当时起，IBM Research 相配合作伙伴建树了一个充满活力的生态系统，营救 EUV 光刻工夫的开发和优化，从而轻佻大限度坐褥7nm、5nm以及最近的2nm 工夫节点的先进芯片。EUV 光刻工夫发展的最昭着例子之一是衔接晶体管的金属线图案化，称为互连。这些往往是晶圆上印刷的最小尺寸之一，因此被合计是 EUV 光刻工夫的初次应用契机。

2015 年，IBM 相配合作伙伴展示了EUV 光刻工夫的初次执行，使咱们轻佻考虑具有自瞄准触点的 36nm 间距铜线电路，其尺寸仅为之前光刻工夫不错当然印刷的一半，从而开启了 EUV 逻辑时期。这结束了大幅松开集成电路，为提高性能和节能奠定了基础。尽管 EUV 机器轻佻印刷 26nm 间距的特征，但仍存在很多阻拦摒弃了这种尺寸特征的制造执行。

预期的开导良率和可用性、掩模劣势率以及不错哄骗 EUV 波长的光刻胶 (光刻胶) 材料的可用性等挑战王人得到了处分。咱们还发现了一些出东说念主猜测的挑战。具体来说，与 EUV 成像中使用的有限光子数目干系的当场效应，加上成像材料自己的性质，成为该工夫的主要良率按捺身分。咱们明晰地意志到，进一步鼓舞这项工夫将需要更宏大的测试器具和才气来开发全面的图案化处分决策。这些需要用最终性能看法（举例电气良率）来评估。

自第一个 EUV 插入点以及随后的立异需求以来，IBM 一直在不断结巴 EUV 光刻工夫的极限，哄骗Albany NanoTech 生态系统的总计功能来推动立异。咱们与合作伙伴 TEL 建树了透顶集成的铜嵌入图案化基线，并通过对图案化工夫果然总计方面进行捏续的共同优化，逐渐完善了该基线。基于这一隆重的基线，咱们现在仍是轻佻展示 28 纳米间距晶体管互连的进修电气良率莳植，这些互连使用金属氧化物抗蚀剂材料平直通过 EUV 光刻进行图案化。咱们仍是展示了踏实的良率，并为一语气铜线提供了隆重的工艺窗口长度卓绝1米展示了这次合作中跨光刻、薄膜和蚀刻等多个工艺界限共同优化的上风。

IBM 铜大马士革电气基线过程十年的捏续工艺协同优化，哄骗单次曝光低数值孔径 EUV 光刻工夫，结束了 36nm、30nm 和现在的 28nm 间距 1m 导线的进修良率莳植。同期还展示了在低数值孔径 EUV 离别率极限（26nm 间距）下的电气可行性。

在将 EUV 良神圣能推向其离别率极限的十多年历程中，咱们对光刻胶成像材料自己进行了深切盘考。尽管有机化学增强型光刻胶在大部分时候里一直是 EUV 图案化的主要材料，但跟着各种金属氧化物光刻胶（旋涂和干千里积）的最新进展，咱们看到了 EUV 离别率极限下的最好良率。在这方面，咱们最近与 Lam Research 的合作伙伴全部，使用干千里积金属氧化物光刻胶在 28nm 和 26nm 间距铜嵌入互连中赢得了冠军良率，这使得奥尔巴尼的集成图案化工艺轻佻哄骗现在最著名的工艺充分进展 EUV 工夫的全部后劲。

然则，进一步松开尺寸的需求并未停步于Low NA EUV 所能提供的离别率极限。与之前的工夫相同，该行业必须哄骗依赖于多重图案化 EUV 的图案化决策来结束所需的要津尺寸。多重图案化工夫往往依赖于复杂的图案化堆叠和集成决策，而这些决策往往伴跟着性能和良率问题，以及对晶圆考虑的摒弃——而且资本和周期时候昭着加多。

为了结巴这些摒弃，ASML 开发了High NA EUV 系统，该系统加多了机器光学器件的数值孔径，将离别率提高到 16nm 间距特征的表面极限（离别率比之前的 EUV 工夫提高了 40%）。High NA EUV 允许工艺工程师简化其图案化决策，贬遏制造复杂性并潜在地按捺资本。High NA EUV 还不错简化工艺并裁减周期，并为考虑 2nm 节点以下的高性能逻辑开导提供蹊径。这有可能延迟 Nanosheet 时期并结束改日卓绝 1nm 节点的垂直堆叠晶体管。

然则，要加快高数值孔径 EUV 的普及，需要克服一些要津挑战，其中一些是 EUV 光刻工夫所靠近的常见工夫挑战。这些挑战包括导致良率着落的当场效应、加多领有资本的蒙胧量挑战以及由掩模拓扑结构引起的成像像差。袭取这种新的光刻开导还靠近着独到的挑战，因为数值孔径从现时的 0.33 跃升至 0.55，增幅达到前所未有的 67%，举例场尺寸减小，以及对硅片名义任何挪动的贤人度更高。与第一代 EUV 的袭取相同，处分这些挑战需要在总计这个词图案化工艺界限共同优化处分决策。

加快将这项工夫引入无数目制造的说念路才刚刚开动。本年早些时候，ASML 和imec在荷兰费尔德霍芬开设了High NA 实验室，并配备了首个High NA EUV 研发器具。IBM 的盘考东说念主员正在哄骗这一合作伙伴关系，开动盘考如安在改日的节点中部署这项工夫。

High NA EUV 光刻工夫轻佻通过单次曝光图案将铜嵌入互连一语气松开至 21nm 间距。

哄骗 ASML 的这项新光刻工夫，并哄骗 NY CREATES 生态系统中的指示和已建树的集成图案化基线，IBM 仍是结束了低至 21nm 间距的清亮金属化的早期演示（见上图），这使得 IBM 近 30 年前草创的铜嵌入互连集成得以延续，从而空闲了 2nm 节点以下半导体考虑的需求，并简化了改日的 Nanosheet 节点工夫。此外，单次印刷 24、23 和 21nm 间距互连具有可解说且一致的电气功能。这标明 IBM 的开发平台不错继续哄骗进一步的工艺协同优化，以结束这些最小清亮的进修良率，就像插入 36nm 间距单次印刷 EUV 所结束的那样。

在 36 纳米间距互连的良率莳植布景下，展示了使用High NA EUV 图案化的 21 纳米间距铜嵌入互连的早期电气良率演示。在两年内赢得的 36 纳米间距良率学习为将Low NA EUV 光刻工夫引入 HVM 进行局部铜互连图案化奠定了基础。

跟着 IBM 盘考部门继续推动逻辑推广道路图以营救改日各种化的计较平台，NY CREATES 生态系统内的敞开式互助形态将继续成为改日十年先进图案化处分决策的要津推开赴分。

https://research.ibm.com/blog/new-euv-patterning-yield-benchmarks

半导体极品公众号保举

专注半导体界限更多原创本体

暖热大师半导体产业动向与趋势

*免责声明：本文由作家原创。著作本体系作家个东说念主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或营救，如若有任何异议，欢宽饶洽半导体行业不雅察。

今天是《半导体行业不雅察》为您共享的第3927本体，接待暖热。

『半导体第一垂直媒体』

及时 专科 原创 深度

公众号ID：icbank

心爱咱们的本体就点“在看”共享给小伙伴哦九游会J9